组成原理实验箱报价组成原理实验箱报价型号:VV511-C9JH库号：M65682 设备名称：组成原理实验箱1.结构要求1.1由铝木合金箱体、稳压电源、系统控制部件、开放式实验电路区等组成。 1.2实验用信号线的连接采用彩色排线1.3基础实验基于中小规模集成电路，综合性实验基于在系统可编程器件，资源向学生开放，可以完成“计算机组成原理"、“计算机结构与逻辑设计"、“在系统编程"、“VHDL设计"、“电子系统综合设计"等课程的实验，并可以进行“集成电路设计"的验证实验。 1.4实验箱要求适用于院校计算机专-业和其它相关专-业相关课程的实验和CX设计。 2.技术性能要求 2.1硬件主系统采用性能不低于单片机89S52和CPLD器件设计。使系统的硬件控制电路准确。
2.2提供不少于手动、自-动和联机三种工作方式，以满足不同层次实验的需要。
2.3具有完-善的系统自检测电路和系统保护电路设计。
2.4系统自备测量用双通道逻辑示波器，方便实验过程中时序信号的测量。
2.5系统和电脑采用USB通信方式。
2.6实验系统采用总线结构，扩展方便，实验时只要少些接线即可。
2.7系统要有Altera公司的FPGA设计模块，可以实现复杂模型机的设计。
2.8要配备动态集成调试运行软件、以图形化的界面显示模型机内部数据的流向和各种控制信号的状态以及时序关系。
3.硬件技术要求
3.1实验电路工作电源：+5V/2A、±12V/0.5a，每路均带有短路保护和自动关断功能，每路带电源指示。其中+5V电源设计有过压、过流、欠压保护功能，待电路中故障排除后，自动恢复供电。
3.2实验系统的字长采用标准的8位设计。
3.3实验系统的基本指令有多种通用的指令格式和寻址方式。
3.4主存储器采用不小于8K字节的静态存储器设计。
3.5运算器模块由不少于4片4位的算术逻辑功能发生器级联组成。实现8位、16位运算器实验。
3.6控制器采用微程序设计方式，控存字长不小于24位，可用容量不小于1024字节的电可擦写E2ROM存储器芯片实现。
3.7实验系统工作频率源由时基电路和74LS123可再触发单稳态多谐振荡器组成产生，频率范围约为330HZ～580HZ。可以同时产生不小于四种不同时序的时钟信号。
3.8实验系统具有微程序手动输入并显示模块，输入开关不少于24个。
3.9数据输入开关不少于16个。
3.10控制开关不少于8个，其中微动开关不少于2个，可手动控制整机的运行和切换运行方式等。
3.11要有不少于2位七段数码管，可实时显示程序运行的结果
3.12具有微地址发生器模块和微地址显示模块、微地址控制模块。
3.13具有数据总线显示模块，用于显示数据总线上的动态数据。
3.14具有总线地址显示模块，用于显示地址总线上的动态地址。
3.15具有双向通用移位寄存器，以实现逻辑移位功能。
3.16具有C前进位控制逻辑。
3.17具有指令寄存器和地址寄存器。
3.18具有不少于8位3组并行I/O接口电路，实现带输入输出接口的模型机的设计。
3.19具有不少于3路定时/计数器接口电路。实现带定时/计数器功能的模型机的设计。
3.20具有不少于8路中断源的中断控制器。实现带中断功能的模型机的设计
★3.21具有不小于2K双端口存储器
3.22具有不小于8路模拟量到数字量转换器和不大于1路数字量到模拟量转换器。
★3.23具有不少于192个宏单元、不少于80根输入输出线的自-动设计模块实现具备功能复杂模型机的设计实验
3.24模块间实验线路的连接要求采用不少于4-8芯排线。
★3.25本批设备里另行配置1套自设计CX型计算机结构实验平台。组成如下：
1）USB设备开发与接口模块：包含USB器件CY7C68013(含8051内核)、串行EEPROM 24LC01B 、SRAM HY62WT081E、EPM3064ATC100、方口USB接口；
2）平台接口控制用CPLD模块：包含EPM3512AQC208主芯片、备频器DS1080L、JTAG下载接口等；
3）CPU或IP Core用FPGA模块：包含器件EP1C12Q240C8、配置芯片EPCS4、JTAG下载接口等；
4）主存模块4MB SRAM，由8片512K SRAM 62V8400A 组成，1MB Flash放BIOS或TOS，由AM29LA800BT组成。
★3.26 系统自备测量用双通道示波器，方便实验过程中时序信号的测量
4.软件技术指标
4.1实验系统集成动态调试运行软件。
4.2详尽的实验指导,能将实验原理、实验目的、芯片、查询等功能集于一体,便于多媒体教学。
4.3具有程序和微程序调试功能，有单步、断点和连续等运行方式。
4.4具有程序和微程序读写功能。
4.5以彩色流程图方式全程监视程序的运行状态和运行结果。
4.6用debug的读写存贮菜单，对寄存器进行输入数据和参数设置以及读出目标输出信息。
5.实验项目要求
至少可以完成以下实验项目：
不小于16位带带进位算术逻辑运算实验，移位运算器实验，微控制器实验，总线控制实验，硬布线控制器实验，乘法器设计实验，进出存储器实验，数据通路实验，基本模型机的设计与实现，不小于3组8位并行接口实验，不小于3路定时、计数器实验，不小于8路中断控制器实验，不小于8路 模拟量到数字量转换实验，不大于1路数字量到模拟量转换实验，双端口存储器实验，带移位运算的模型机的设计与实现，复杂模型机的设计与实现，可重构原理计算机组成设计实验，基于CISC和RISC处理器构成的实验计算机的设计与实现，基于流水技术构成模型计算机的实验，不小于8位输入输出并行接口设计实验。
|
